Backline 使量子纠错工作负载能够从Python编译并在异构硬件上执行，具有微秒级延迟。演示了通过RDMA在FPGA、CPU和GPU之间的往返同步，中位数为2.3-4.5微秒。

#量子纠错 #量子计算 #异构计算